HBM4堆叠层数回调，良率比参数更现实

最近看到一条挺有意思的供应链消息：英伟达在2026年第三季度开始跟三星和SK海力士讨论，希望未来的产品引入更多8层HBM4配置。这跟之前市场普遍预期Rubin系列会主推12层HBM4甚至HBM4E的方向，其实是有明显出入的。作为一直关注AI硬件落地的人，我的第一反应是：这不是性能问题，而是制造问题终于被摆到台面上了。

业内分析说得很直白，DRAM层数往上堆，每加一层热阻就往上走，散热越来越难，晶圆键合的缺陷概率也在增加，整体良率自然往下掉。8层堆叠虽然单堆容量有妥协，但更容易制造和冷却，算是成本、产能和稳定性之间的折中。我觉得这个判断很务实，过去两年大家习惯了看参数表比堆叠高度，但真到大规模量产和机柜级部署，良率和散热才是卡脖子的地方。当然，这不意味着12层HBM4就被放弃了。三星和SK海力士目前仍在量产12层产品，而且已经拿到英伟达认证，未来几年它还会是高端HBM市场的重要组成部分。只是从2027年中开始，8层版本的市场占比有望明显提升。另外两家公司还需要为8层HBM4拿独立认证，目前正在准备零部件、材料和品质验证流程；因为技术复杂度更低，业内普遍认为后续认证不太会再出现重大延误。还有一个值得注意的细节：英伟达不只在评估8层HBM4，也在研究8层HBM4E方案，最终用哪种配置取决于Rubin Ultra及其NVL机柜级系统的设计需求、供货能力和成本结构。与此同时，Rubin Ultra项目本身也有调整，从原先更激进的大规模芯粒设计改为双芯片设计，目的就是降低制造风险、保证量产进度。这说明供应链压力已经在反向塑造芯片设计了，不只是内存选型的问题。我的判断是，AI产业正在从单纯追求参数和堆叠高度，转向更重视良率、散热和供应稳定性的现实阶段。